ALJABAR BOOLEAN

Aljabar Boolean

Aljabar boolean merupakan aljabar yang berhubungan dengan variabel-variabel biner dan operasi- operasi logik. Variabel-variabel diperlihatkan dengan huruf-huruf alfabet, dan tiga operasi dasar dengan AND, OR dan NOT (komplemen). Fugsi boolean terdiri dari variabel- variabel biner yang menunjukan fungsi, suatu tanda sama dengan, dan suatu ekspresi aljabar yang dibentuk dengan menggunakan variabel-variabel biner, konstanta- konstanta 0 dan 1, simbol- simbol operasi logik, dan tanda kurung.

Aljabar boolean mempunyai 2 fungsi berbeda yang saling berhubungan. Dalam arti luas, aljabar boolean berarti suatu jenis simbol- simbol yang di temukan oleh George Boole untuk memanipulasi nilai- nilai kebenaran logika secara aljabar. Dalam hal ini aljabar boolean cocok untuk di aplikasikan dalam komputer. Disisi lain, aljabar boolean juga merupakan suatu struktur aljabar yang operasi- operasinya memenuhi aturan tertentu.

                Dasar Operasi logika

                Logika:

Memberikan batasan yang pasti dari suatu keadaan, sehingga suatu keadaan tidak dapat berada dalam dua ketentuan sekaligus.

                Dalam aljabar boolean keadaan ini ditunjukkan dengan dua konstanta yakni LOGIKA ‘1’ dan ‘0’ .

Dalil Boolean:

1.       X=0 ATAU X=1

2.       0.0 = 0

3.       1 + 1 = 1

4.       0 + 0 = 0

5.       1 . 1 = 1

6.       0 . 1 = 0 . 1 = 0

7.       0 + 1 = 1 + 0 = 0

ALJABAR BOOLEAN

-->Aljabar Boolean

Aljabar boolean merupakan aljabar yang berhubungan dengan variabel-variabel biner dan operasi- operasi logik. Variabel-variabel diperlihatkan dengan huruf-huruf alfabet, dan tiga operasi dasar dengan AND, OR dan NOT (komplemen). Fugsi boolean terdiri dari variabel- variabel biner yang menunjukan fungsi, suatu tanda sama dengan, dan suatu ekspresi aljabar yang dibentuk dengan menggunakan variabel-variabel biner, konstanta- konstanta 0 dan 1, simbol- simbol operasi logik, dan tanda kurung.

Aljabar boolean mempunyai 2 fungsi berbeda yang saling berhubungan. Dalam arti luas, aljabar boolean berarti suatu jenis simbol- simbol yang di temukan oleh George Boole untuk memanipulasi nilai- nilai kebenaran logika secara aljabar. Dalam hal ini aljabar boolean cocok untuk di aplikasikan dalam komputer. Disisi lain, aljabar boolean juga merupakan suatu struktur aljabar yang operasi- operasinya memenuhi aturan tertentu.

                Dasar Operasi logika

Logika

Memberikan batasan yang pasti dari suatu keadaan, sehingga suatu keadaan tidak dapat berada dalam dua ketentuan sekaligus.

Dalam aljabar boolean keadaan ini ditunjukkan dengan dua konstanta yakni LOGIKA ‘1’ dan ‘0’ .

Dalil Boolean:

1.       X=0 ATAU X=1

2.       0.0 = 0

3.       1 + 1 = 1

4.       0 + 0 = 0

5.       1 . 1 = 1

6.       0 . 1 = 0 . 1 = 0

7.       0 + 1 = 1 + 0 = 0

MULTIPLEXER

   Multiplexer : Adalah perangkatpemilihbeberapajalurdata kedalamsatujalurdata untukdikirimketitiklain. Mempunyai dua atau lebih signal digit sebagai input dancontrol sebagaipemilih(selector),MerupakanData Selector( Pemilihdata).Jumlah Masukan (Input) > Jumlah Keluaran (1 Output).

multiplexer merupakan suatu rangkaian yang memiliki banyak input namun hanya memiliki satu output. adapaun rangkaian dari multiplexer itu sendiri :

pada rangkaian di atas terdapat 4 input, 2 selektor, dan 1 output. dalam tulisan ini rangkaian Multiplexer di atas akan diimplementasikan ke dalam kode program VHDL.

1. pertama-tama kita beri nama entity dari multiplexer yaitu " multipax "

entity multipax is -- mendefinisikan entity "multiplexer"
port( 
a,b,c,d,s1,s2: in bit; -- terdapat 4 port input, 2 selector, dan 1 output 
y:out bit); 
end kepletex;

2. lalu definisikan architecture " max_multy " dari entity "multipax"

architecture max_multy of multipax is
begin
proc: process is
begin
if (s1='0' and s2='0') then y <= a;
else if (s1='0' and s2='1') then y <= b;
else if (s1='1' and s2='0') then y <= c;
else if (s1='1' and s2='1') then y <= d;
end if;
end process proc;
end max_multy;


3. Arsitektur berfungsi untuk mendefinisikan bagaimana entity "multipax" bekerja. Namun kode diatas belumlah sempurna, sehingga tidak bisa dijalankan untuk simulasi maupun di sintesis karena belum didefinisikan bit input pada masing-masing portnya. Untuk itu diperlukan penambahan entity "signal" dan arsitektur "signal_arc" yang berfungsi untuk memberikan input pada entity "multipax".
entity signal is
port(
pa,pb,pc,pd,ps1,ps2:out bit);
end signal;

architecture signal_arc of signall is
begin
pro: process is
begin
pa <= '0';
pb <= '1';
pc <='1';
pd <= '0';
ps1 <= '1';
ps2 <= '0';
end process pro;
end signal_arc;

4. Semua kode vhdl diatas digabung menjadi satu menjadi :
library ieee;
use ieee.std_logic_1164.all;

entity multipax is -- mendefinisikan entity "kepletex"
port( 
a,b,c,d,s1,s2: in bit; -- terdapat 4 port input, 2 selector, dan 1 output 
y:out bit);
end multipax;

architecture max_multy of multipax is
begin
proc: process is
begin
if (s1='0' and s2='0') then y <= a;
else if (s1='0' and s2='1') then y <= b;
else if (s1='1' and s2='0') then y <= c;
else if (s1='1' and s2='1') then y <= d;
end if;
end process proc;
end max_multy;

entity signal is
port(
pa,pb,pc,pd,ps1,ps2:out bit);
end signal;

architecture signal_arc of signal is
begin
pro: process is
begin
pa <= '0';
pb <= '1';
pc <='1';
pd <= '0';
ps1 <= '1';
ps2 <= '0';
end process pro;
end signal_arc;